三菱電機と東大、世界で初めてSiCパワー半導体素子の抵抗要因の影響度を解明

JCN株式会社

2017年12月05日 13:00

TOKYO, Dec 5, 2017 - (JCN Newswire) - 三菱電機株式会社と国立大学法人東京大学は、世界で初めて※1、パワー半導体モジュールに搭載されるSiC※2パワー半導体素子の抵抗の大きさを左右する電子散乱を起こす3つの要因の影響度を解明するとともに、要因の一つである電荷による電子散乱の抑制により、界面下の抵抗が従来比※3 3分の1に低減することを確認しました。SiCパワー半導体素子の低抵抗化によるパワーエレクトロニクス機器のさらなる省エネに貢献します。

なお、本研究成果を「IEDM2017(The International Electron Devices Meeting)」(於:アメリカ San Francisco、12月2日から開催)にて12月5日(日本時間)に発表しました。

開発の特長

1.評価素子を作製し、電子散乱への電荷と原子振動の影響度が大きいことを解明
- 界面下の電荷による影響を確認するため、電子が流れる領域を界面から数十ナノメートル遠ざけた横型の抵抗評価用素子(SiC-MOSFET※4)を作製
- 原子振動に着目し、SiC界面近くの電子散乱を東京大学の評価技術で測定
- SiCの抵抗を左右する電子散乱を起こす3つの要因(1. 界面の凹凸、2. 界面下の電荷、3. 原子振動)(図1)のうち、界面の凹凸の影響は小さく、界面下の電荷と原子振動の影響が大きいことを実験により世界で初めて解明(図2)

2.電荷による電子散乱を抑制し、界面下の抵抗を3分の1に低減
- 横型の抵抗評価用素子において、界面下の電荷から電子の流れを遠ざけることで電荷による電子散乱を抑制し、界面下の抵抗を従来比※3 3 分の1に低減することを確認

今後の展開

今後、本成果をもとに SiC-MOSFET の設計と試作評価を実施し、より一層抵抗の少ない SiCパワー半導体素子の実現にむけた研究開発を推進します。

本リリースの詳細は下記URLをご参照ください。
http://www.mitsubishielectric.co.jp/news/2017/1205-a.pdf

概要:三菱電機株式会社

詳細は http://www.mitsubishielectric.co.jp をご覧ください。


Copyright 2017 JCN Newswire. All rights reserved. www.jcnnewswire.com

Powered by JCN Newswire